

Europäisches Patentamt European Patent Office

Office européen des brevets

(11)

EP 1 089 154 A1


(12)

DEMANDE DE BREVET EUROPEEN

- (43) Date de publication: 04.04.2001 Bulletin 2001/14
- (51) Int CL7: G05F 1/563
- (21) Numéro de dépôt: 00410119_2
- (22) Date de dépôt; 28.09.2000
- (84) Etats contractants désignés:
 AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU
 MC NL PT SE
 Etats d'extension désignés:
 AL LT LV MK FIO SI
- (30) Priorité: 01.10.1999 FR 9912524
- (71) Demandeur: STMicroelectronics SA 94250 Gentilly (FR)

- (72) Inventeurs:
 - Marty, Nicolas 38640 Claix (FR)
 - Cloci, Marco
 38000 Grenoble (FR)
- (74) Mandataire: de Beaumont, Michel 1, rue Champollion 38000 Grenoble (FR)
- (54) Régulateur linéaire à sélection de la tension de sortie
- (57) L'invention concerne un procédé de commande et un régulateur linéaire (20) du type comprenant un transistor MOS de puissance (2), commandé par un amplificateur différentiel (5) dont une première borne d'en-

trée (7) roçoit une tension de référence (Vrcf) et dont une deuxième boine d'entrée (8) reçoit, par 1 'intermée'. diaire d'un circuit (10') de résistances commutables, la tension de sortie (Vout) du régulateur, une commutation douce desdites résistances étant organisée.



2

Description

[0001] La présente invention concerne le domaine des régulateurs linéaires du type comprenant un transistor MOS de puissance destiné à être connecté, en séric avec une charge à alimentor, entre deux bornes d'application d'une tension continue, le transistor MOS de puissance étant commandé par un amplificateur-régulateur chargé de réguler la tension aux bornes de la charge à une valeur prédétorminée. L'invention concerne plus particulièrement les régulateurs linéaires du type à faible chute de tension série, c'est-à-dire dans lesquels la chute de tension dans le transistor de puissance est minimisée. Parmi ceux-ci, l'invention concerne, plus précisément, les régulateurs linéaires du type à sélection du niveau de tension de sortie, c'est-à-dire comprenant, dans la boucle de contre-réaction du régulatour, un circuit de résistances commutables pour sélectionnor un chemin résistif ou un autre selon la tension de

[0002] La figure 1 représente un exemple de schéma classique d'un régulateur linéaire du type auquel s'applique la présente invention.

[0003] Ce régulateur 1 est essentiellement constitué d'un transistor MOS de puissance 2, par exemple à canal P, connecté entre une borne 3 d'application d'un potenticl d'alimentation plus positif (Vbal) et une borne 4 de sortie du régulateur 1. La borne 4 est destinée à être connectée à une première borne d'une charge (Q) 2 dont l'autre borne est connectée à une borne 6 d'application d'un potentiel plus négatif d'alimentation, par exemple, la masse. Un condensateur C est connecté en parallèle sur la charge 2 pour filtrer et stabiliser la tension Vout de sortie du régulateur 1.

[0004] Le transistor de puissance 2 est commandé par un amplificateur différentiel 5 dont une entrée inverseuse 7 reçoit une tension de référence Vref, généralement fournie par un circuit de référence de tension de type connu par son appellation anglo-saxonne "Bangap" ou tout autre type de générateur de tension stable et précise, et dont une entrée non-inverseuse B reçoit, par l'intermédiaire d'un circuit 10 de résistances commutables, la tension de sortie Vout.

[0005] Dans le domaine d'application de la présente invention, la boucle de réaction du régulateur applique un coefficient de proportionnalité à la tension Vout, qui est fonction du niveau de tension de sonie souhaité. On notera donc que l'invention s'applique à des régulateurs linéaires dans lesquels la tension de sonie Vout est supérieure à la tension de référence afin de permettre un abaissement du niveau de tension de l'entrée non-inverseuse de l'amplificateur 5.

[0006] Dans les régulateurs linéaires à plusieurs tensions de sortie sélectionnables, on préfère utiliser un réseau de résistances commutables dans la boucle de réaction plutôt que sur l'entrée d'application de la tension de référence. En offot, cette tension de référence est recherchée pour être la plus précisé possible et sert

géneralement ég llement à d'autres régulateurs du système et doit donc garder une valeur fixe.

[0007] Dans l'exemple représenté à la figure 1, le régulateur 1 peut célivrer deux tensions distinctes selon la configuration dans laquelle est placé le circuit 10. Ce circuit 10 est constitué, par exemple, de trois résistances R1, R2 et R3 en série entre la bome 4 et la masse. Le point milieu 11 entre la résistance R1 et la résistance R2 est connecté, par l'intermédiaire d'un premier transistor MOS 12, par exemple à canal N, à l'entrée noninverseuse 8 de l'amplificateur 5. Le point milieu 13 de l'association en série de la résistance R2 avec la résistance R3 est connecté, par l'intermédiaire d'un deuxième transistor MO3 14, par exemple à canal N, à la borne non-inverseuse E. Les grilles respectives des transistors 12 et 14 requivent des signaux logiques de commande CTRL1 et CTRL2 pour sélectionner le rapport résistif du pont diviseur R1-R2-R3 en fonction dos états respectifs des transistors 12 et 14. Par exemple, pour que le regulateur délivre une tension Vout du niveau le plus élevé, le transistor 12 est bloqué et le transistor 14 est passant, les signaux de commande respectifs CTRL1 et CTRL2 des transistors 12 et 14 étant à l'état bas et à l'état haut. Pour passer au niveau Vout de tension inférieure, on ouvre le transistor 14 et on forme le transistor 12, en inversant les états respectifs des signaux CTRL1 et CTRL2.

[0008] Un problème qui se pose dans ce type de régulateur est que l'on voit souvent apparaître des surtensions en sortic Vout lors des changements de consigne par commutation des transistors du circuit 10. En effet, lors d'une commutation à la fermeture d'un des transistors 12 et 14 et à "ouverture de l'autro, l'amplificateur 5 se retrouve brusquement déséquilibré et va donc chercher à se rééquilibrer en faisant, par exemple, monter la some Vout d'un niveau à l'autre jusqu'à ce que la borne 8 d'entrée nor inverseuse de l'amplificateur 5 réatteigne le potentiel d'équilibre avec la tension Vref. Toutefois, une partie (lu courant qui traverse les résistances basses du pont FI1-R2-R3 est déviée vers l'entrée de l'amplificateur 5 pour charger la capacité de grille de l'étage différentiel d'entrée que comporte généralement cet amplificateur. Pendant ce régime transitoire, le rapport du pont résistif n'est donc pas maintenu. Il en découle que l'amplificateur 5 ne retrouve son équilibre entre ses entrées qu'avec un retard lié, par exemple, à l'importance de la carracité de grille d'entrée. Ce retard provoque, quand la commutation va du niveau inférieur au niveau supérieur, une surtension en sortie Vout. Le régime transitoire disparaît progressivement en faisant redescendre la tension Vout jusqu'à atteindre le régime

(0009) On note a que des retards peuvent provenir d'autres étages du circuit, par exemple, d'autres étages de l'amplificateur 5. Cela dépend de la structure du régulateur et ce qui est exposé pour le temps de réponse en entrée de l'amplificateur 5 suite à une commande en changement de riveau vaut bien entendu également

3

pour tout temps de réponse du circuit en avail de l'entrée

[0010] On notera également que le même problème peut se poser lors d'une commutation du niveau supérieur vers le niveau inférieur, en présence d'un retard lié, par exemple, au temps de décharge de la capacitó de grille de l'étage différentiel d'entrée de l'amplificateur 5. Dans ce cas, on assiste à une sous-tension lors de la commutation.

[0011] Les surtensions liées aux dhangements de tension de sortie des régulateurs linéaires se produisent lorsque cette commutation va vers une augmentation du niveau de la tension de sortie et les sous-tensions éventuelles se produisent lorsque la commutation va vers une diminution de la tension de sortie. De telles sous et/ou surtensions peuvent être gépantes dans certaines applications, en particulier, lorsque l'on souhaite des niveaux de sortie précis.

[0012] On notera que l'importance de la sous ou surtension dépend de l'importance de la ou des capacités mises en jeu sur le trajet des signaux dans le circuit. Or, cette ou ces capacités peuvent être importantes pour d'autres raisons. Par exemple pour l'étage différentiel d'entrée de l'amplificateur 5, la capacité de grille peut être de l'ordro du picofarad pour des questions de stabilité requises par ailleurs pour l'amplificateur 5.

[0013] Un exemple d'application où lon rencontre ce genre de problème est le domaine des téléphones mobiles où des régulateurs linéaires sont utilisés pour alimenter les différents circuits du téléphone. Dans ce genre d'application, les précisions requises pour les tensions de sortie d'alimentation des circuits sont de plus ou moins 3%. Cette faible tolérance imposée est difficile à respecter avec les régulateurs linéaires classiques du type de ceux décrits ci-dessus.

[0014] La présente invention vise à proposer une nouvelle solution pour commuter la sortie d'un régulateur linéaire entre deux niveaux.

[0015] L'invention vise, plus particulièrement, à proposer une solution qui limite les sous el/ou surtensions 40 en sortie du régulateur.

[0016] L'invention vise également à proposer une solution qui soit compatible avec le circuit électrique classique d'un régulateur linéaire.

[0017] Pour atteindre ces objets, la présente invention prévoit un procédé de commande d'un régulateur linéaire du type comprenant un transister MOS de puissance, commande par un amplificateur différentiel dont une première borne d'entrée reçoit une tension de référence et dont une deuxième borne d'entrée reçoit, par l'intermédiaire d'un circuit de résistances commutables, la tension de sorte du régulateur, une commutation douce desdites résistances étant organisée.

[0018] Selon un mode de réalisation de la présente invention, appliqué à un régulateur dans lequel des résistances d'un pont diviseur sont commutées au moyen d'au moins deux transistors MOS de commande, on applique, sur les grilles respectives de ces transistors, des

rampes de tension inversées dont le sons est fixé par le sens de commutation.

[0019] Scion un mode de réalisation de la présente invention, la durée des rampes est choisie pour maintenir, sur la deuxième entrée de l'amplificateur différentiel, un niveau de tension correspondant sensiblement au niveau de la tension de référence même pendant les phases de commutation, afin de ne pas déséquilibrer l'amplificateur différentiel.

[0020] L'invention prévoit également un régulateur linéaire du type comprenant un transistor MOS de puissance, commandé par un amplificateur différentiel dont une borne d'entrée reçoit, par l'intermédiaire d'un circuit de résistances commutables au moyen de transistors MOS de commande, une tension proportionnelle à la tension de sortie délivrée par le regulateur, et qui comporte au moins deux circuits de génération de rampes de commande inversées des grilles respectives desdits transistors de commande.

[0021] Selon un mode de réalisation de la présente invention, chaque circuit de génération de rampe comprend, en série entre deux bornes d'alimentation, deux transistors de types de canal opposés, le point milieu de leur association en série délivrant, par l'intermédiaire d'un condensateur de stockage, ladite rampe de tension.

[0022] Selon un mode de réalisation de la présente invention, le transistor MOS de puissance est d'un premier type de cane I, les transistors MOS de commande étant d'un deuxième type de canal.

[0023] Selon un mode de réalisation de la présente invention, le trans stor MOS de puissance et les transistors MOS de commande sont d'un même type de canal. [0024] Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la coscription suivante de modes de réalisation et do mise en oeuvre particuliers faite à titre non-limitatif en relation avec les figures jointes parmitesquelles.

la figure 1, qui a été décrite précédemment, est destinée à exposignifétat de la technique et le problème posé :

les figures 2A, 2B et 2C illustrent, sous forme de chronogrammes, un mode de mise en oeuvre du procédé de commande d'un régulateur linéaire selon la présente invention;

la figure 3 représente, de façon schématique, un régulateur linéaire selon un mode de réalisation de la présente invention; et

la figure 4 est un schéma électrique détaillé d'un mode de réalisation d'un circuit de commande d'un commutateur de sélection de tension d'un régulateur sclon l'in rention.

[0025] Les mêmes éléments ont été désignés par les mêmes références aux différentes figures. Pour des raisons de clarté, se ils les éléments qui sont nécessaires

6

à la compréhension de l'invention ont été représentés aux figures et seront décrits par la suite. En particulier, la structure interne de l'amplificateur du régulateur n'a pas été détaillée et est parfaitement classique. On notera simplement qu'elle comprend un étage différentiel d'entrée et un étage de sortie genéralement constitué d'un transistor MOS en série avec une résistance.

5

[0026] Une première solution pour limiter les surtensions serait de dimensionner les résistances du pont R1-R2-R3 pour que le courant allant dharger la grille de l'étage différentiel d'entrée de l'amplificateur 5 soit négligeable devant le courant qui traverse les résistances basses (R2, R3) du pont. Un inconvénient de cette solution est qu'il faudrait alors utiliser des résistances de l'aible valeur, ce qui augmenterait considérablement la consommation du régulateur linéaire. Une telle augmentation de consommation n'est pas souhaitable, en particulier, pour des applications où les systèmes sont alimentés par batterie.

[0027] Une caractéristique de la présente invention est de prévoir une commutation douce des transistors (12, 14, figure 1) constitutifs du circuit de sélection de tension. Ainsi, selon la présente invention, les commutateurs du circuit de sélection de tension de sortie ne sont pas commandés par des signaux logiques à fronts brusques, mais par des rampés. Lorsque deux commutateurs sont utilisés, ces rampes ont des sens opposés.

[0028] Les figures 2A, 2B et 2C illustrent, par des chronogrammes représentant un exemple d'allure de signaux CTRL1 et CTRL2 de commande des commutateurs (12, 14) et du signal Vout d'un régulateur linéaire tel qu'illustre par la figure 1, un mode de mise en oeuvre d'un procédé de commande selon l'invention.

[0029] On suppose que t'on souhaite commuter le régulalour vers un fonctionnement au niveau (V2) de tension de sortie le plus élevé. Par conséduent, initialement le transistor 12 est fermé et le transistor 14 est ouvert. En reprenant l'exemple de transistors 12 et 14 à canal N, les signaux CTRL1' et CTRL2' sont donc, respectivement, à des états haut et bas. Aux figures 2A à 2C, on a supposé qu'un état logique haut dorrespond au potentiel Vbat et qu'un état logique bas correspond à la ... masse. A un instant to, on commande la commutation du circuit 10 vers un basculement des niveaux de tension de sortic du niveau bas V1 vers le niveau haut V2. Il faut donc ouvrir le transistor 12 et fermer le transistor 14. Pour ce faire, et selon la présente invention, les signaux CTRL1' et CTRL2' ont des allufes de rampes de tension, respectivement décroissante et croissante, entre l'instant t0 et un instant t1 de fin de commutation où les signaux CTRL1' et CTRL2' sont respectivement aux états bas et haut.

[0030] Une autre caractéristique de l'invention est que ces rampes de tension sont dimensionnées pour garantir que les deux transistors 12 et 14 soient passants, ensemble et en ayant des variations de résistivité inverses, pendant une certaine durée (13-14) compatible avec la durée de commutation souhaitée. Par exemple,

le transistor 12 est commandé par la rampe CTRL1' dont la décroissance est prévue pour que la résistivité du transistor 12 passe approximativement de 0 à l'infini entre les instants to et t4 (par exemple, d'environ quelques microsecondes), et le transistor 14 est commandé par la rampe CTRL2 dont la croissance est prévue pour que la résistivité du transistor 14 passe approximativement de l'infini à 0 entre les instants t3 et t4. Cette conduction simultanée se traduit, sur le niveau de la tension Vout, par un passage progressif du niveau V1 au niveau V2 entre les instants t3 et t4. Comme le niveau de tension en entrée 8 de l'amplificateur 5 ne subit plus de saut, il n'y a plus de délai de charge (ou décharge) des capacités de grille de l'étage différentiel d'entrée ou des autres capacités préjudiciables auparavant à la réaction du système.

[0031] On notora que les rampes des signaux de commande ne sont pas nécessairement symétriques. Ce qui est important, c'est de ne jamais déséquilibrer l'amplificateur 5 et de garder donc un niveau de tension sur l'entrée 8 qui soit proche du niveau sur l'entrée 7. A titre d'exemple, on pourra accepter une différence de l'ordre de 20% entre les durées respectives des deux rampes de commande.

[0032] On notera que les positions respectives des instants t3 et t4 entre les instants t0 et t1 ne dépendent pas des valeurs des résistances R1, R2 et R3. En effet, les potentiels respectifs des sources des transistors 12 et 14 restent désormais sensiblement constants et égaux au potentiel de la bome B de l'amplificateur 5, donc au potentiel Vref

[0033] On notera également que ce qui a été exposé ci-dessus en relation avec le passage du niveau V1 au niveau V2 est également valable, en inversant les sens des rampes de commande, pour un passage du niveau V2 au niveau V1, afin d'éviter une éventuelle sous-tension en sortie.

[0034] La figure 3 représente, de façon schématique, un mode de réalisation d'un régulateur linéaire 20 selon l'invention. Ce régulateur 20 reprend sensiblement les mêmes constituents que le régulateur 1 décrit en relation avec la figure 1. La seule différence concerne l'adjonction, en ament des grilles respectives des transistors 12 et 14 du circuit de commutation 10°, de circuits 21 et 22 de géneration des rampes CTRL1 et CTRL2' à partir de signaux de commande logiques classiques CTRL1 et CTRL2.

[0035] On notera que, selon la présente invention, les structures des circuits 21 et 22 sont, de préférence, identiques. Seuls les signaux de commande qu'ils recoivent en entrée différent l'un de l'autre de façon à ce que la rampe dé ivrée en sortie soit inversée du circuit 21 par rapport au circuit 22.

[0036] On notara également que la constante de lemps lixant la durée des rampes de commutation doit être choisie pour être suffisamment rapide afin de ne pas trop retarder le changement de niveau de la tension de sortic Vout. [0037] La figure 4 représente un mode de realisation d'un circuit, par exemple 21, de génération de la rampe de commande CTRL1.

[0038] Un circuit 21 de génération d'une rampe CTRL1' selon l'invention est basé su l'utilisation d'un condensateur Cr chargé par un transistor MOS MP1, à canal P, et déchargé par un transistor MOS MN1, à canal N. Les transistors MP1 et MN1 sont connectés en série entre les bornes 3 et 6 d'application de la tension Vbat. Le point milieu 23 de cette association en série constitue la borne de sortie du générateur de rampe 21, le condensateur Cr étant connecté entre la borne 23 et la masse 6. La grille du transistor MP1 est reliée au point milieu d'une association en série de deux transistors MOS MP2 et MP3, à canal P, dont les grilles respectives reçoivent les signaux logiques CTRL1 et CTRL2.

[0039] Dans le mode de réalisation illustré par les figures 3 et 4, on suppose qu'un état r'aut sur le signal CTRL1 indique une commande de programmation de la tension de sortie Vout du régulateur au niveau bas V1 et s'accompagne d'un niveau bas sur le signal CTRL2. De même, un niveau haut sur le signal de commande CTRL2 s'accompagne d'un niveau bas sur le signal CTRL1 pour programmer le régulateur à un niveau de sortie haut V2.

[0040] Les transistors MP2 et MP3 sont connectés entre la borne 3 et une borne BP déliviant un signal de polarisation. Ce signal BP est fourni par un circuit de polarisation 24 constitué, par exemple, d'un transistor MOS MP5, à canal P, qui est monté en sene avec une source de courant 25 entre les bornes 3 et 6. Le transistor MP5 est monté en diode, sa source étant connectée à la borne 3 et son drain étant relie à une première borne de la source de courant 25 dont l'autre borne est connectée à la masse. Le transistor MP5 a son drain 35 également connecté au drain du trahsistor MP3. La source du transistor MP3 est connectée au drain du transistor MP2 dont la source est connectée à la borne 3. Le signal de polarisation BP est présent dès que le circuit est sous tension, c'est-à-dirc dos qu'une tension Vhat est appliquée entre les bornes 3 et 6. La source de courant 25 est, par exemple, formée d'une résistance ou d'un transistor MOS, à canal N, monté en diode.

[0041] Côté transistor MN1, la grille de celui-ci est connectée d'une part au drain d'un transistor MOS MN2, a canal N, dont la source est reliée à la borne 6 et dont la grille reçoit le signal CTRL1 et, d'autre part, au drain d'un transistor MOS MN3, à canal N, dont la grille reçoit le signal CTRL2 et dont la source redoit un signal BN de polarisation. Ce signal BN est fourni par un circuit de polarisation. Ce signal BN est fourni par un circuit de polarisation 26 constitué, par exemple, d'un transistor MOS MN5, à canal N, qui est monté en série avec une source de courant 27 entre les bornes 3 et 6. Le transistor MN5 est monté en diode, sa source étant connectée à la borne 6 et son drain étant relie à une première borne de la source de courant dont l'autre borne est connectée à la tension Vbat. Le transistor MN5 a son drain également connecté à la source du transistor MN3, La

source de courant 27 est, par oxemple, formée d'une résistance ou d'un transistor MOS, à canal P, monté en diode. Comme pour le circuit 24, le circuit 26 est actif dès que le système est sous tension.

[0042] En suprosant une commutation des signaux CTRL1 of CTRL2 pour commander une augmentation du niveau de son e Vout du régulateur, le signal CTRL1 est commuté vers l'état bas tandis que le signal CTRL2 est commuté vers l'état haut. Cette commutation classique est brusque (par exemple, de l'ordre de quelques nano-secondes). Le transistor MP2 est donc rendu passant landis que le transistor MP3 est bloqué. Il en découle un blocage du transistor MP1. Côté transistor MN1, celui-ci est rendu passant par la mise on conduction du transistor MN3 et le blocage du transistor MN2. [0043] Par conséquent, le condonsateur Cr qui est initialement chargé depuis la dernière commutation du circuit 21 (le transistor MP1 étant précédemment passant), se décharge dans le transistor MN1. Cette décharge s'effectue sous un courant constant fixé par le courant du transistor MN4. Le signal CTRL1' qui était initialement à l'état hau: décroît donc de façon linéaire avec une rampe dont la durce (par exemple, de l'ordre de quelques microsecondes) est fixée par le condensateur Cr et la valeur de la source de courant 27.

[0044] De façon similaire, pour une commutation du signal CTRL1' dans l'autre sens, les signaux CTRL1 et CTRL2 sont inversés et un fonctionnement similaire se produit en chargeant le condensateur Cr par le transistor MP1 sous un courant contrôle par la valeur du courant constant de la source 25.

[0045] On note a que, si on veut obtenir des rampes symétriques sur les signaux CTRL1' et CTRL2', le moyen le plus simple est d'utiliser des condonsateurs de même valeur et des sources de courant de même valeur dans les ci cuits 21 et 22 de génération des rampes.

[0046] On note: a également que, à la mise sous ténsion du circuit, le condensateur Cr se charge ou resto déchargé selon les états respectifs des signaux CTRL1 et CTRL2

[0047] La constitution du circuit 22 de génération de la rampe CTRL2! se déduit de la constitution du circuit 21 exposé en relation avec la figure 4. La structure est la même et il suffit d'inverser les positions respectives d'entrée des signaux CTRL1 et CTRL2. Ainsi, pour le circuit 22, le signal CTRL1 est envoyé sur les grilles rospectives des transistors MP3 et MN3 tandis que le signal CTRL2 est envoyé sur les grilles respectives des transistors MP2 et MN2.

[0048] Les circuits 24 et 26 sont, de préférence, communs aux circuits 21 et 22, ceux-ci recevant des signaux BP et BN identiques.

[0049] On note a que ce qui a été exposé ci-dessus en relation avec (les transistors 12 et 14 à canal N est également valable dans le cas d'un régulateur où les transistors de commande sont à canal P. Il suffit alors d'inverser le sens des rampes de commande CTRL1' et

10

CTRL2'.

[0050] Un avantage de la présente invention est qu'elle permet de supprimer les sous et/ou surtensions lors du changement de niveau de tension de sortie du régulateur linéaire vers une diminution ou une augmentation 5 de ce niveau.

[0051] Un autre avantage de la présente invention est qu'elle respecte la structure classique d'un régulateur linéaire. Ainsi, il suffit d'intervenir sur les signaux de commande des transisters MOS du circuit de commutation de la boucle de contre-réaction pour obtenir le résultat de l'invention.

[0052] On notera que la consommation du régulatour dans son régime établi n'est pas affectée par la mise en oeuvre de l'invention. En effet, aucune modification du régime statique du régulateur n'est rendue nécessaire par la mise en oeuvre de l'invention. En particulier, les circuits de polarisation 24 et 26 sont généralement déjà prévus pour la polarisation du circuit fournissant la référence de tension Vref.

[0053] Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de l'art. En particulier, les dimensionnements respectifs des transistors, des condensateurs et des sources de courant dépendent de l'application et sont à la portée de l'homme du métier à partir des indications fonctionnelles données ci-dessus.

[0054] De plus, bien que l'invention ait été décrite cidessus en relation avec un régulateur inéaire délivrant une tension positive et basé sur un transistor MOS de puissance à canal P, la présente invention peut être mise en ocuvre pour un régulateur de tension négative, basé sur l'utilisation d'un transistor de puissance à canal N. L'adaptation du circuit pour une telle application est à la portée de l'homme du métier.

[0055] En outre, on notera que si l'invention a été décrite ci-dessus en relation avec un régulateur pouvant sélectionner deux tensions de sortie, l'invention s'applique quel que soit le nombre de tensions sélectionnables par le régulateur. Par exemple, pour un régulateur dont le circuit de sélection de contre-réaction comporte trois transistors commandables, la mise en deuvre de l'invention consiste à commander ces transistors au moyen de rampes solon la variation de tension souhaitée. Par exemple, on suppose un circuit à trois transistors de commande dans leguel une quatrième résistance est intercalée entre la résistance R3 et la masse, le troisième transistor de commande étant connectó entre le point milieu des troisième et quatrième résistances et la borne non-inverseuse de l'amplificateur 5. Dans un tel circuit et en reprenant les notations utilisées précédemment, le niveau V1 est obtenu quand seul le premier transistor est passant, le nivoau V2 est obtenu quant seul le deuxième transistor est passant et un niveau V3 est obtenu quand sculle troisième transistor est passant. Pour passer du niveau V1 au niveau V2, on applique des rampes respectivement descendante et montante sur les grilles des premier et deuxième transistors, le troisième

transistor restant bloqué. Pour passer du niveau V1 au niveau V3, on applique des rampes respectivement descendante et montante sur les grilles des premier et troisième transistors, le deuxième transistor restant bloqué. Pour passer du niveau V2 au niveau V1, on applique des rampes respectivement montante et descendante sur les gril es des premier et deuxième transistors, le troisième transistor restant bloqué. Pour passer du niveau V3 au niveau V2, on applique des rampes respectivement montante et descendante sur les grilles des deuxième et troisième transistors. le premier transistor restant bloqué, etc.

5 Revendications

20

35

- Procédé de commande d'un régulateur linéaire (20) du type comprenant un transistor MOS de puissance (2), commandé par un amplificateur différentiel (5) dont une première bome d'entrée (7) reçoit une tension de référence (Vref) et dont une deuxième bome d'entrée (8) reçoit, par l'intermédiaire d'un circuit (10') de résistances commutables, la tension de sortie (Vout) du régulateur, caractérisé en ce qu'il consiste à organiser une commutation douce desdites résistances.
- 2. Procédé de commande selon la revendication 1, appliqué à un régulateur dans lequel des résistances (R1, R2, R3) d'un pont diviseur sont commutées au moyen d'au moins deux transistors MOS (12, 14) de commande, caractérisé en de qu'il consiste à appliquer, sur les grilles respectives de ces transistors, des rampes de tension inversées (CTRL1', CTRL2') dont le sens est fixé par le sens de commulation.
- 3. Procédé selon la revondication 2, caractérisé en ce que la durée des rampes (CTRL1', CTRL2') est choisie pour maintenir, sur la deuxième entrée (8) de l'amplificateur différentiel (5), un niveau de tension correspondant sensiblement au niveau de la tension de référence (Vref) même pendant les phases de commutation, alin de no pas déséquilibrer l'amplificatour différentiel.
- 4. Régulateur linéaire du type comprenant un transistor MOS de puissance (2), commandé par un amplificateur différentiel (5) dont une borne d'entrée (8) reçoit, par l'in emédiaire d'un circuit (10') de résistances commutables au moyen de transistors MOS de commande (12, 14), une tension proportionnelle à la tension de sortie (Vout) délivrée par le régulateur, caractérisé en ce qu'il comporte au moins deux circuits (21, 22) de génération de rampes de commande inversées (CTRL1', CTRL2') des grilles respectives desdits transistors de commande.

12

Régulateur selon la revendication 4, caractérisé en ce que chaque circuit (21, 22) de génération de rampe comprend, en série entre deux bornes (3, 6) d'alimentation, deux transistors (MP1, MN1) de types de canal opposés, le point milieu (23) de leur association en série délivrant, par l'intermédiaire d'un condensateur (Cr) de stockage, ladite rampe de tension.

11

- Régulatour selon la revendication 4 ou 5, caractérisé en ce que le transistor MOS de puissance (2) est d'un promier type de canal (P), les transistors MOS de commande (12, 14) étant d'un deuxième type de canal (N).
- Régulateur scion la revendication 4 ou 5, caractérise en ce que le transistor MOS de puissance et les transistors MOS de commande sont d'un même type de canal.

46

20

7E

20

35

40

50

55

EP 1 089 154 A1






Fig 1



EP 1 089 154 A1





Office européen RAPPORT DE RECHERCHE EUROPEENNE

EP 00 41-0119

atégorie	Citation du document des parties	avec indication, en cas de bosoin, jertinentes	Revendication concorné e	CLASSEMENT DE LA DEMANDE (INI.CI.7)
<i>r</i>	FR 2 754 955 A (1-7	G05F1/563
	24 avril 1998 (1 * le document en	998-04-24)		*
,	EP 0 717 333 A		1-7	
	MICROELECTRONICS 19 juin 1996 (19 * le document en	96-06-19)	e ·	
· ·	US 4 186 436 A 29 janvier 1980 * abrégé *	1SHIWATARI MASUMI) (1980-01-29)	1-7	
	US 5 124 631 A 23 juin 1992 (19 * abrêgê *	(TERASHIMA YOSHIYUKI) D2-06-23)	1-7	
A .	FR Z 755 804 A MICROELECTRONIC * abrégé *	(SGS THOMSON S) 15 mai 1998 (1998-05-1	5) 1-7	DOMAINES TECHNIQUES RECHERCHES (Inl.CL7)
A	US 4 752 699 A 21 juin 1988 (1 * abrěgé *	(MULLEN JOHN M ET AL)	1-7	G05F
*				
2	* * *			
		ē.	-	*
		* * *		
•	*		* . * .	**
Le	présent rapport a été établi	powr toules les revendications		
	Lieu de la recherche	Date d'edeivement de la rechercrie		Examination
	LA HAYE	5 janvier 200	1 S	chobert, D
χ.,	CATEGORIE DES DOCUMEN aniculieremoni perminent à lul se aniculierement perminent en con	E documento date de dep	introlpe à la base de le brever antérieur, et ou après celle de	mais public à la .

ANNEXE AU RAPPORT DE RECHERCHE EUROPEENNE RELATIF A LA DEMANDE DE BREVET EUROPEEN NO.

EP 00 41 8119

La présente annexe indique les membres de la larialle de brevets relatifs aux documents brevets otés dans le rapport de recherche européanne visé ci-dessus.

Lesdits members sont contenus au fichier informatique de l'Office européan des brevets à la diste du Les renseignements fournis sont donnés à titre indicatif et n'engagent pas la responsabilité de l'Office européan des brevets.

05-01-2001

Document brevet cré su rapport de recherche	Date de publication	Mambre(5) de l.: (2:) de brevet:	Date de
FR 2754955 A	24-04-1998	US 5963439 A	05-10-1999
EP 717333 A	19-06-1996	FR 2728407 A JP 282799) B JP 8242537 A	21-06-1996 25-11-1998 17-09-1996
US 4186436 A	29-01-1980	JP 53093350 A	16-08-1978
US 5124631 A	23-06-1992	CH 681923 A CN 1047159 A JP 3048313 A	15-06-199 21-11-199 01-03-199
FR 2755804 A	15-05-1998	US 6020727 A	01-02-200
US 4752699 A	21-06-1988	DE 3787080 A DE 3787080 T EP 0271685 A JP 2109960 C JP 8002175 B	23-09-199 17-03-199 22-06-198 21-11-199 10-01-199
		JP 63274362 A	11-11-198
*.	<i>≟</i> *.		
		*	
· · · · · · · · · · · · · · · · · · ·	Θ	*	•
		**	
4:			
	***		•

Pour tout renseignement concernant cette annoxe : voir Journal Officiel de l'Office curopéen dre brevats, No.12/82